守时电路设计论文范文

本站小编为你精心准备了守时电路设计论文参考范文，愿这些范文能点燃您思维的火花，激发您的写作灵感。欢迎深入阅读并收藏。

1守时系统概述

对于守时系统而言首先要保证系统硬件部分具有良好的稳定性与可靠性，并且生存能力优秀。经由守时系统得到的标准时间可满足授时相关标准，同时我国守时系统需要与国际标准时间匹配结合，在开发过程中应当汲取国外授时系统的优缺点从而得到具备特色的自主守时系统。在系统计算过程中要保持时间尺度均匀并使其处于稳定态，同时使UTC可被精确控制。另外需要构建出专门性的性能测试平台，使对比试验可正常开展。总之，守时系统无论是在工业发展还是经济发展过程中均发挥了重要的作用，它也受愈来愈受到国家重视。

2守时电路设计分析

在本研究中借助GPS体系作为基本授时体系，因此需要在系统中置入GPS接收机。GPS接收机的功能主要体现于两方面，首先它可以对精确时间进行有效输出，另外得到相关的时间质量信息，同时可获取标准时间信号。通常情况下将GPS位置精度设置为10m，将时间精度设定为1us，而速度精度则设定为0.1m/s，更新频率为1HZ。另外热开机时间可设定为1s，暖开机时间为38s，冷开机时间为42s。工作电压按照实际要求进行匹配。

在系统中加入晶振（MV180），该晶振标准频率为10MHZ，稳定性低于1*10^-10，工作电压为12V，外部工作电压为0至5V，参考电压为5V，工作温度范围为-10至60℃，稳定性为±2*10^-10，老化率为±3*10^-8/y，预热时间精度低于±1*10^-8（25℃以下），预热阶段峰值电流消耗应低于700mA，静态电流消耗应低于250mA（25℃以下）。另外置入特定芯片使守时电路工作得到进一步优化，芯片选取DAC7512，该芯片电压需求较低且功耗较小，通常情况下采取施密特触发输入，可对缓冲电压进行数模转换并可对寄存器写操作进行有效控制。

芯片本身可对数据进行放大并进行缓冲，这样便可保证信号输出的质量，使其能够完整输出。由于该芯片可将输出端断开并断开缓冲放大器，将固定电阻接入其中使精度输出放大器可采取轨对轨的模式进行输出，利用串行接口使得作为通信接口连接，在工作过程中其时钟速率可达30MHz。为了使守时电路工作完善化可在整个守时系统中置入FPGA器件。植入该集成电路芯片可使得系统的灵活性大大增强，由于FPGA具备了高度集成化的特点，规模大、体积小，具有较低的功耗，且处理迅速，可进行反复编程，因此将其置入系统当中可有效控制系统功耗并降低系统应用成本。另外FPGA具备了逻辑单元与嵌入式储存器、乘法器以及高速手法器等，可提供多种协议保证其适用范围。在FPGA实际应用过程中开发软件先将硬件描述语言及原理图输入其中，再编译为数据流，并通过随机储存来确认设计电路的逻辑关系。当出现断电情况后随机储存将会消失，此时FPGA也就变成了白片，那么可结合随机储存器中的差异来得到不同的设计电路逻辑关系从而得到可编程特性。

3结语

在很多行业及领域当中守时系统发挥着重要的作用，上述研究基于单片机与FPGA组合对守时电路进行设计，并以GPS为时间源所得到的守时系统具有高精度、低功耗等特点，使得标准时钟的缺陷得到了有效弥补。

作者：肖野李菲单位：邵阳学院