FPGA的多源信息传输系统范文

本站小编为你精心准备了FPGA的多源信息传输系统参考范文，愿这些范文能点燃您思维的火花，激发您的写作灵感。欢迎深入阅读并收藏。

《电视技术杂志》2014年第十一期

1数据智能编队

当同时有多个缓存FIFO都超过传输门限时，需要对各FIFO内数据进行编队传输。编队原则采用兼顾数据速率和时间累积的原则:以FIFO内存储数据量动态决定各FIFO传输优先级，每次传输完一帧后，根据各FIFO内存储数据量更新传输编队。如图1所示，第一路数据传输速率最高，FIFO1首先到达门限，数据优先传输;传输完一帧后，若FIFO1数据量仍是最高，则继续传输FIFO1内数据;随着时间累积，相对低速数据总有超过高速数据的时候，此时传输相对低速数据。对于暂时不用的数据路，相应FIFO始终挂起(如图1中FIFO4)，不会影响其他路数据的传输。编队机制是本系统的智能化，不仅可以自动判决各路数据的优先级，还可防止高速率数据长时间占用传输通道导致低速数据溢出的问题。编队机制也支持指令决定优先级的功能，且指令优先级高于自动识别功能。

2实时传输流程

为了便于后续模块的处理，传输帧长固定为Nbyte，帧头为H(4byte)，标识码I(1byte)用于区分不同路数据，以便接收端还原各路数据，其余(N－5)byte均为有效传输数据。为了防止无有效数据可传输导致传输数据流中断，以填充空帧来保持数据流的连续性。故传输帧分为有效帧和空帧，如图2所示。空帧出现频率由多路数据速率总和与传输数据速率差距决定，当多路数据速率总和远小于传输数据速率时，空帧才会大量出现;当多路数据速率总和逼近传输数据速率时，空帧将消失，故信道利用率可高达(N－5)/N。发送端:将各路数据缓存在相应FIFO内，编队模块根据各FIFO上报的存储数据量选出即将传输的FIFO，并生成标识码I，待当前帧传输完毕，下一帧开始传输时，开启选中的FIFO，读取数据进行传输;若无可传输数据，则通知空帧插入模块传输空帧。数据融合传输流程如图3所示。接收端:通过帧同步模块定位帧头H，提取标识码I，剔除空帧，解析还原各路数据，并存入相应FIFO内。为防止FIFO读空的情况，为每个FIFO设定一个门限值，当于门限值时，FIFO将被挂起。

3系统硬件实现平台

本系统基于Xilinx公司的XC4VLX60－10FF668I芯片开发。本系统资源开销少，除占用fpga内部的FIFO资源外，其余资源极少占用，仅需嵌入原有的FPGA程序内，无需额外硬件开销。发送端接口类型有视频接口、同步422、LVDS、Camer-alink，可支持DVD、摄像头、可见光、红外、CCD数码相机、低速SAR等多种传感器的输入数据源。接收端输出接口有模拟视频口和网口。模拟视频数据可通过监视器还原视频图像;网口可将不同路图像数据输出给目标设备。此外本系统还配有DSP，用于对视频图像进行压缩编码。硬件平台框图如图4所示。多种传感器数据通过不同接口进入发送端:1)第1路图像数据为标准模拟视频信号，需经过AD离散化采用后形成并行数据输入到FPGA内，FPGA根据视频标准格式将AD采样后的数据通过McBSP(Multi－channelBufferedSerialPort)接口输出给DSP，DSP将其进行压缩编码形成码流数据后再通过McBSP接口返回给FPGA;McBSP接口为64bit并行数据，针对本系统应用在数据接收缓存模块需采用2级FIFO;2)第2路图像数据为串行数字信号，通过同步422接口输入到FPGA进行数据接收缓存;3)第3路图像数据为串行数字信号，通过LVDS接口输入到FPGA进行数据接收缓存;4)第4路图像数据为Cameralink的高清图像，28bit并行数字信号，通过Cameralink接口输入到FPGA，与第1路的标清视频图像相同，需要经DSP压缩后方可传输。4路数据源经过数据接口缓存模块处理后，智能编队模块根据各FIFO上报的存储数据量确定各路数据传输的优先级，形成复接数据流。接收端FPGA根据帧标识码I解析还原各路数据，并存入相应FIFO内:1)FPGA将第1路码流数据通过McBSP接口输出给DSP进行解码还原标准视频图像后，再通过McBSP接口返回给FPGA，FPGA输出给DA进行数模转化恢复模拟视频信号，通过监视器显示第1路图像;2)第2至第4路图像通过不同网口输出给目标设备进行后期应用处理。本系统算法内参数设置如下:复接帧帧同步码H为0x1ACFFC1D，帧长N为1084byte。发送端缓存FIFO门限值为1079byte(N－5)，接收端缓存FIFO门限值为1024byte，故信道最高传输利用率为(N－5)/N=99%。

4试验结果

为验证本系统的可行性，搭建上述硬件平台。第1路外接标清DVD，PAL制，25f/s(帧/秒)图像，图像像素尺寸为720×576，8bit灰度图像。经DSP压缩后生成2Mbit/s码流，传输到接收端后，经DSP解压缩后将还原的视频图像输出给监视器显示，如图5a所示。第2路外接实验室测试设备输出的1Mbit/s纯数字信号，为便于验证本系统传输数据的正确性，将该路数字信号设成帧内容均相同，仅帧计数器有变化的帧格式。帧头为0xEE0036，紧跟帧头后有一字节表示帧计数器，帧长480byte(包括帧头)，经本系统传输后，由网口1输出到工控机，接收到的数据信号与发送的数字信号相同。第3路外接实验室测试设备输出的500kbit/s纯数字信号，验证方法与第2路相同，仅接口类型和速率不同，该路数据接收正常。第4路外接Cameralink接口的高清摄像头，base模式，30f/s，图像像素尺寸为1024×768，24bit三分量彩色图像。经DSP压缩后生成4Mbit/s码流，传输到接收端后，经DSP解压缩后将还原的高清图像通过网口3输出给工控机，如图5b所示。实验结果表明，本系统可同时支持多源信息实时传输。

5小结

本文针对军用设备的小型化、多传感器和传输实时性的要求，提出了一种基于FPGA的多源信息实时传输系统。该系统解决了现有算法的四大弊端:1)通用性。对于同步接口信息，可实现透传，无需知道帧格式和数据速率，可广泛通用于各类传感器。2)信道利用率。为各路数据编队动态传输，信道利用率可高达99%。3)智能性。可自动识别各路数据优先级，也可根据指令决定优先级。4)扩展性。本系统不局限数据源个数，可根据实际情况扩展。目前本系统已成功应用于多项国家“863”预研项目和无人机及飞艇等型号项目中。实际应用证明，本系统运行稳定可靠，适应性强。

作者：季玲玲国辉张志芳康峥单位：航天恒星科技有限公司